特許協力条約

PCT

REC'D 0 1 SEP 2005

WIPO PCT

特許性に関する国際予備報告(特許協力条約第二章)

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

| 出願人又は代理人 の書類記号 P33546-P0 | 今後の手続き | 今後の手続きについては、様式PCT/IPEA/416を参照すること。 | | | | |
|---|---------------|------------------------------------|---------------------------|--|--|--|
| 国際出願番号 PCT/JP2004/0070 | 国際出願日 (日、月、年) | 17. 05. 2004. | 優先日 (日.月.年) 03.10.2003 | | | |
| 国際特許分類(I P C)Int.Cl. ⁷ G06F17/50,H01L21/82,H03K19/00 | | | | | | |
| 出願人(氏名又は名称) 松下電器産業株式会社 | | | | | | |
| 1. この報告掛は、PCT35条に基づきこの国際予備審査機関で作成された国際予備審査報告である。 法施行規則第57条(PCT36条)の規定に従い送付する。 | | | | | | |
| 2. この国際予備審査報告は、こ | の表紙を含めて全部で | 4~~~~~> | からなる。 | | | |
| 3. この報告には次の附属物件も添付されている。 a. ▼ 附属書類は全部で35 ページである。 | | | | | | |
| ✓ 補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関が認めた訂正を含む明細書、請求の範囲及び/又は図面の用紙(PCT規則 70.16 及び実施細則第 607 号参照) | | | | | | |
| 「 第 I 欄 4 . 及び補充欄に示したように、出願時における国際出願の開示の範囲を超えた補正を含むものとこの 国際予備審査機関が認定した差替え用紙 | | | | | | |
| b. 「電子媒体は全部で | | | (電子媒体の種類、数を示す)。 | | | |
| 配列表に関する補充欄に示すように、コンピュータ読み取り可能な形式による配列表又は配列表に関連するテーブルを含む。(実施細則第 802 号参照) | | | | | | |
| 4. この国際予備審査報告は、次の内容を含む。 | | | | | | |
| ▼ 第 I 棚 国際予備審査報告の基礎 「 第 I 棚 優先権 「 第 II 棚 | | | | | | |

| 国際予備審査の請求告を受理した日 18.03.2005 | 国際予備審査報告を作成した日 17.08.2005 | |
|--------------------------------|------------------------------|------------|
| 名称及びあて先 | 特許庁審査官(権限のある職員) | 5H 9652 |
| 日本国特許庁(I PEA/JP) | 早川 学 | |
| 郵便番号100-8915 | mer # 2 0 0 0 5 0 1 1 1 0 1 | Heid OF OT |
| 東京都千代田区段が関三丁目4番3号 | 電話番号 03-3581-1101 | 内脉 3531 |

| 第I棡 | 報 報告の基礎 | | | | | |
|--|--|--------------------------------------|--|--|--|--|
| 1. この | 1. この国際予備審査報告は、下記に示す場合を除くほか、国際出願の言語を基礎とした。 | | | | | |
| Г | この報告は、 語による翻訳文を基礎とした。 それは、次の目的で提出された翻訳文の言語である。 「 PCT規則12.3及び23.1(b)にいう国際調査 「 PCT規則12.4にいう国際公開 「 PCT規則55.2又は55.3にいう国際予備審査 | , | | | | |
| 2. この た差替 | 2. この報告は下記の出願登類を基礎とした。(法第6条(PCT14条)の規定に基づく命令に応答するために提出され た差替え用紙は、この報告において「出願時」とし、この報告に添付していない。) | | | | | |
| Г | 出願時の国際出願書類 | | | | | |
| V | 7 明細書 | · | | | | |
| | 第 <u>1-4, 6, 15-17, 20-67</u> ページ、出願時に提出されたもの 第 <u>5, 5/1, 7-14, 18-19/1</u> ページ*、 <u>18. 03. 2005</u> 付けで国際予備審査機関が受理したもの | | | | | |
| | 第 <u>5, 5/1, 7-14, 18-19/1</u> ページ*、 <u>18. 03. 2005</u> 付け 第 ページ*、 <u>18. 03. 2005</u> 付け | ナで国際予備審査機関が受理したもの | | | | |
| F | | | | | | |
| · | 第2-6,8,9,11,12,15,17,21,23,26-34,38-40 項、出願時に提出されたもの | | | | | |
| | 第 | | | | | |
| | 第 <u></u> | ナで国際予備審査機関が受理したもの | | | | |
| ⊽ | 7 図面 | | | | | |
| • | 第 1-38 - ページン 図 、 出願時に提出されたもの | | | | | |
| | 第 | ナで国際予備審査機関が受理したもの | | | | |
| | 第 付い | アで国際予備番登機関が交達した600 | | | | |
| Г | - 配列表又は関連するテーブル 配列表に関する補充概を参照すること。 | | | | | |
| | | | | | | |
| 3. 🔽 | ず 補正により、下記の書類が削除された。 | · | | | | |
| | 「 明細書 第 <u> </u> | -ジ | | | | |
| | ▼ 請求の範囲 第 13 項▼ 図面 第 | -27 /DVI | | | | |
| | | | | | | |
| | 配列表に関連するテーブル(具体的に記載すること) | | | | | |
| | | | | | | |
| 4. T | この報告は、補充欄に示したように、この報告に添付されかつ以下に示した えてされたものと認められるので、その補正がされなかったものとして作成し | 確正が出願時における開示の範囲を超した。(PCT規則 70. 2(c)) | | | | |
| | 「明細書 第 一請求の範囲 第 | ジ | | | | |
| | 「 | ジ/図 | | | | |
| | 配列表(具体的に記載すること) | | | | | |
| | 配列表に関連するテーブル(具体的に記載すること) | | | | | |
| | | | | | | |
| | | | | | | |
| | | • | | | | |
| * 4. に該当する場合、その用紙に "superseded" と記入されることがある。 | | | | | | |
| | | | | | | |

第V棚 新規性、進歩性又は産業上の利用可能性についての法第12条 (PCT35条(2)) に定める見解、 それを裏付ける文献及び説明

1. 見解

| 新規性(N) | 請求の範囲 <u>1-12, 14-40</u> 請求の範囲 | |
|----------------|-----------------------------------|--|
| 進歩性(IS) | 請求の範囲 <u>1−12, 14−40</u> 請求の範囲 | |
| 産業上の利用可能性(I A) | 請求の範囲 <u>1−12,14−40</u> 請求の範囲 | |

2. 文献及び説明 (PCT規則 70.7)

文献1:JP 2001-160622 A(日本電気株式会社)2001.06.12,

請求項1及び5 & US 2001/0002707 A1

文献 2: JP 10-301983 A(日本電気株式会社)1998.11.13,

要約、【0015】、図 4 及び図 5(ファミリーなし)

文献 3: JP 8-194726 A(富士通株式会社)1996.07.30,

0006-0007, 請求項2 & US 5706477 A

・文献の説明

文献1に記載の技術は、ゲートとドレインとの間、及びゲートとソースとの間に抵抗(及び電圧制御電流源)を挿入 したモデルを用いている。

しかしながら、文献1に記載のモデルは、抵抗を挿入する目的、及び位置が本願請求の範囲第1-12, 14-40 項とは異なる。

文献 2 に記載の技術は、質通電流及びリーク電流を反映した消費電力計算を行う際に、抵抗 r 1, r 2, R p, R d を用いているが、これらは抵抗を挿入する目的、及び位置が本願請求の範囲第1-12, 14-40項とは異なる。

文献3に記載の技術は、シミュレーションモデルを作成工数を低減するために、論理情報及び配線情報をサブサーキット格納部に格納されたサブサーキットに変換しているが、これは本願請求の範囲第1-12、14-40項のように抵抗を挿入するものではない。

第WI 国際出願に対する意見

請求の範囲、明細書及び図面の明瞭性又は請求の範囲の明細書による十分な娶付についての意見を次に示す。

請求の範囲第1項に係る発明において、電源側に挿入される抵抗索子の抵抗値と,基準配位側に挿入される抵抗索子の抵抗値との関係(比率等。)を特定できない。結果、解析を行う際に、ゲート端子が如何なる電位となるのかを特定できない。したがって、請求の範囲第1項の記載では、抵抗索子を挿入することの意義が不明になっている。あるいは、抵抗を挿入することと貫通電流の検出との関係が不明になっている。他のクレームについても同様である。

を検出し、2)該検出されたトランジスタのゲート端子のネット名を抽出し、3)該 抽出されたネット名が上記検出されたトランジスタのゲート端子以外に接続されていない場合に、トランジスタのゲート電極が開放状態となっていて貫通電流が発生する疑いのあるトランジスタであると判断する。しかし上述したような手法では、対象回路が、例えば、第38図に示すようなスイッチ回路と、インバータ回路からなる回路である場合には、該スイッチ回路の入出力端子がインバータ回路の入力に接続されることとなり、インバータ回路内のMOSトランジスタのゲート端子からみたときには、MOSトランジスタのゲート端子が開放状態となっているかどうかがわからないため、インバータ回路内の貫通電流が発生する疑いのあるトランジスタを確実に検出することは困難である。

本発明は、上記課題に鑑みてなされたものであり、従来の直流解析シミュレーションでは検出することが困難であった貫通電流を確実に検出することのできる静止状態貫通電流検出方法とその装置、及び該貫通電流の検出対象回路内の貫通電流が発生する疑いのあるトランジスタを確実に検出できるように、該検出対象回路のネットリストを変換するネットリスト変換方法とその装置を提供することを目的とする。

発明の開示

5

10

15

本発明のネットリスト変換方法は、静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定ステップと、上記検出対象ネットリストから、MOSトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネットデータベースに保持するネット抽出ステップと、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、25 上記抽出されたMOSトランジスタのゲート端子に接続されているネットと該MOSトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出されたMOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログCMOS回路

記検出対象ネットリスト内に含まれる各行の先頭文字が "R" であるか否かを検出し、該行の先頭文字が "R" であれば、該行は抵抗索子に関し記載するものであると判定し、上記抵抗索子に関し記載するものであると判定された行の第1文字列を、上記抵抗索子の抵抗索子名として抽出し、該抽出した上記抵抗索子の抵抗索子名を、上記抵抗索子名データベースに保持するものである。

これにより、貫通電流検出対象回路内に含まれる抵抗素子を確実に検出することができる。

5

10

15

20

25

さらに、本発明のネットリスト変換方法は、上記抵抗挿入ステップは、上記抵抗素子名データベースを検索して、唯一の抵抗素子名であるものとなる新たな抵抗素子名を作成し、上記作成された新たな抵抗素子名の抵抗素子を、上記閾値の異なるMOSトランジスタ毎に設けた各抽出ネットデータベースに保持されているネットと該MOSトランジスタの閾値毎に決められた電源との間、及び該保持されているネットと基準電位との間を結ぶように、ネットリストに追加し、該追加した上記抵抗素子の上記抵抗素子名を、上記抵抗素子名データベースに追加するものである。

これにより、貫通電流検出対象回路内の、貫通電流が流れる可能性のある箇所に抵抗素子を挿入することができる。

さらに、本発明のネットリスト変換方法は、上記ネット抽出ステップにより抽出され、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除ステップを含み、上記抵抗挿入ステップは、上記重複ネット削除ステップにより重複しているネットが削除された上記抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記MOSトランジスタのゲート端子に接続されているネットと該MOSトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抵抗素子を挿入するものである。

これにより、貫通電流検出対象回路内に挿入する抵抗素子の数を必要最低限の数とすることができる。

さらに、本発明のネットリスト変換方法は、上記重複ネット削除ステップが、

上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを読み込み、該読み込んだ抽出ネットデータベース内に格納されているネットを辞書順に並び替え、該並び替えた抽出ネットデータベース内を先頭より検索し、検索対象のネットと等しいネットを削除するものである。

5 これにより、貫通電流検出対象回路において、ネットリストに抵抗素子を挿入 する箇所の重複を防ぐことができる。

さらに、本発明のネットリスト変換方法は、上記閾値の異なるMOSトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネット数をカウントするネット数カウントステップを含むものである。

10

これにより、貫通電流検出対象回路のネットリストから抽出されたネットの数 をカウントすることができ、該ネットリスト変換処理によって抵抗素子が挿入さ れるネットの数を得ることができる。

また、本発明のネットリスト変換方法は、静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定ステップと、上記検出対象ネットリスト内のMOSトランジスタを、該MOSトランジスタの閾値及び種類に応じたサブサーキットに置き換えるサブサーキット置換えステップと、上記検出対象ネットリストに、上記置き換えたサブサーキットのサブサーキット情報を追加するサブサーキット追加ステップと、を含み、上記サブサーキット情報は、上記サブサーキットに置き換えられたMOSトランジスタの閾値及び種類に応じたMOSトランジスタと、該MOSトランジスタのゲート端子と該MOSトランジスタの閾値に応じた電源との間、及び該MOSトランジスタのゲート端子と基準電圧との間にそれぞれ挿入される、該MOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含むものである。

25 これにより、静止状態時の貫通電流検出対象回路が、アナログCMOS回路であっても、CMOS論理回路であっても、静止状態で貫通電流が流れる可能性のある箇所を確実に検出することが可能となる。また、該貫通電流が流れる可能性のあるMOSトランジスタのゲート端子を、電源-基準電圧間の電圧に固定することができる。また、貫通電流検出対象回路内の、貫通電流が発生する可能性の

ある箇所に抵抗素子を挿入することができる。さらに、上記ネットリスト変換方法で変換された変換後のネットリストは、変換前のネットリストが維持されたまま、該ネットリスト内に抵抗素子が追加されていくので、ネットリスト変換後のネットリストから、上記検出対象回路の構成がわかりやすいという効果もある。

5 さらに、本発明のネットリスト変換方法は、上記サブサーキット置換えステップにより、上記MOSトランジスタの閾値及び種類に応じたサブサーキットに置

き換えられたMOSトランジスタの数をカウントする置換えトランジスタ数カウントステップを含むものである。

これにより、貫通電流検出対象回路のネットリスト内の、置き換えられたMO Sトランジスタをカウントすることができ、ネットリスト変換処理によって抵抗 素子が挿入されたネットの数を得ることができる。

5

さらに、本発明のネットリスト変換方法は、上記サブサーキット置換えステップが、上記検出対象ネットリスト内のMOSトランジスタを検出し、該検出したMOSトランジスタに関して記載されている行の第6文字列のMOSトランジスタのモデル名より、該MOSトランジスタの閾値及び種類を判定し、上記検出したMOSトランジスタの記載を、該MOSトランジスタの閾値及び種類に応じたサブサーキットに置換え、該置き換えたサブサーキットの行の第1文字列の先頭に"X"を追加すると共に、該行に、上記サブサーキットに置き換える前の上記MOSトランジスタの記載の第2、第3、第4、第5文字列の、"ドレイン端子"、"ゲート端子"、"ソース端子"、"バルク端子"からなる接続情報、及び"W:チャネル幅"、"L:チャネル長"、"M:マルチプライヤ"からなるパラメータ情報を記載するものである。

これにより、貫通電流検出対象回路内の、貫通電流が発生する可能性のあるMOSトランジスタを、サブサーキットに置き換えることが可能となる。

また、本発明のネットリスト変換方法は、静止状態時の貫通電流の検出対象と 20 なるネットリストを指定するネットリスト指定ステップと、上記検出対象ネット リストから、MOSトランジスタのゲート端子に接続されているネットを抽出 し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネットデータベースに保持する第1ネット抽出ステップと、上記検出対象ネットリストから、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースに保持する第2ネット抽出ステップと、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第1ネット抽出ステップ及び第2ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記MOSトランジスタ、あるいは上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含むものである。

10

15

これにより、静止状態時の貫通電流検出対象回路が、アナログCMOS回路であっても、CMOS論理回路であっても、静止状態で貫通電流が流れる可能性のある箇所を確実に検出することが可能となる。また、該貫通電流が流れる可能性のあるMOSトランジスタのゲート端子を、電源-基準電圧間の電圧に固定することができる。さらに、ネットリストに、サブサーキットが含まれていても、該サブサーキット内の貫通電流が検出される可能性のある箇所を確実に検出することが可能となる。

さらに、本発明のネットリスト変換方法は、上記第2ネット抽出ステップが、 20 上記検出対象ネットリスト内に含まれる各行の先頭文字が"X"であるか否かを 検出し、該行の先頭文字が"X"であれば、該行はサブサーキットに関し記載す るものであると判定するものである。

これにより、貫通電流検出対象回路内の、サブサーキットを確実に検出することができる。

25 さらに、本発明のネットリスト変換方法は、上記第1ネット抽出ステップ、及び第2ネット抽出ステップにより抽出され、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除ステップを含み、上記抵抗挿入ステップは、上記重複ネット削除ステップにより重複している

10/1

ネットが削除された抽出ネットデータベースを元に、上記検出対象ネットリスト

内の、上記第1ネット抽出ステップ及び第2ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抵抗素子を挿入するものである。

これにより、貫通電流検出対象回路のネットリストにおいて、抵抗素子を挿入 5 する箇所の重複を防ぐことができ、上記貫通電流検出対象回路に挿入する抵抗素 子をさらに削減することができる。

さらに、本発明のネットリスト変換方法は、上記閾値の異なるMOSトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該各抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネットの数をカウントするネット数カウントステップを含むものである。

10

15

20

25

これにより、貫通電流検出対象回路のネットリストから抽出されたネットの数をカウントして、抵抗素子が挿入されるネットの数を得ることができる。

さらに、本発明のネットリスト変換方法は、上記第2ネット抽出ステップにより抽出されたサブサーキットと、特定のサブサーキットが登録されているサブサーキットデータベースとを比較する比較ステップを含み、上記抵抗挿入ステップは、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第1ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記MOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入すると共に、上記検出対象ネットリスト内の、上記第2ネット抽出ステップにより抽出されたサブサーキットのうち、上記比較ステップにおいて上記サブサーキットデータベースに登録されていると判定されたサブサーキットに含まれるネット以外のネットと電源との間、及び該ネットと基準電圧との間のそれぞれに、上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入するものである。

これにより、貫通電流が流れる可能性のあるMOSトランジスタのゲート端子を、電源-基準電圧間の電圧に固定することができる。さらに、予め貫通電流が発生しないことがわかっている信頼性の高いサブサーキット内には、抵抗を挿入する必要がなくなり、上記検出対象回路内に挿入する抵抗素子の数を大幅に削減

11/1

することができる。

また、本発明のネットリスト変換装置は、静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、上記検出対象ネットリストから、MOSトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネットデータベースに保持するネット抽出部と、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記抽出されたMOSトランジスタのゲート端子に接続されているネットと該MOSトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出されたMOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入部と、を備えるものである。

5

10

15

20

これにより、静止状態時の貫通電流検出対象回路が、アナログCMOS回路であっても、CMOS論理回路であっても、静止状態で貫通電流が流れる可能性のある箇所を確実に検出することが可能となる。また、該貫通電流が流れる可能性のあるMOSトランジスタのゲート端子を、電源-基準電圧間の電圧に固定することができる。

さらに、本発明のネットリスト変換装置は、上記ネット抽出部により抽出され、 上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースに保持 されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削 除する重複ネット削除部を備え、上記抵抗挿入部は、上記重複ネット削除部によ り重複しているネットが削除された抽出ネットデータベースを元に、上記検出対 象ネットリスト内の、上記MOSトランジスタのゲート端子に接続されているネ ットと該MOSトランジスタの閾値毎に決められた電源との間、及び上記ネット と基準電位との間のそれぞれに、上記抵抗素子を挿入するものである。

25 これにより、貫通電流検出対象回路内に挿入する抵抗素子の数を必要最低限の 数とすることができる。

さらに、本発明のネットリスト変換装置は、上記閾値の異なるMOSトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネットの数をカウントする

ネット数カウント部を備えるものである。

20

これにより、貫通電流検出対象回路のネットリストから抽出されるネットの数をカウントすることができ、ネットリスト変換処理によって抵抗素子が挿入されるネットの数を得ることができる。

また、本発明のネットリスト変換装置は、静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、上記検出対象ネットリスト内のMOSトランジスタを、該MOSトランジスタの閾値及び種類に応じたサブサーキットに置き換えるサブサーキット置換え部と、上記検出対象ネットリストに、上記置き換えたサブサーキットのサブサーキット情報を追加するサブサーキットに置き換えられたMOSトランジスタの閾値及び種類に応じたMOSトランジスタと、該MOSトランジスタのゲート端子と該MOSトランジスタの閾値に応じた電源との間、及び該MOSトランジスタのゲート端子と基準電圧との間のそれぞれに挿入される、該MOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログCMOS回路であっても、CMOS論理回路であっても、静止状態で貫通電流が流れる可能性のある箇所を確実に検出することが可能となる。また、該貫通電流が流れる可能性のあるMOSトランジスタのゲート端子を、電源-基準電圧間の電圧に固定することができる。さらに、上記ネットリスト変換装置で変換された変換後のネットリストは、変換前のネットリストを維持したまま、該ネットリスト内に抵抗素子が追加されていくので、変換後のネットリストから、該検出対象回路の構成がわかりやすいという効果もある。

さらに、本発明のネットリスト変換装置は、上記サブサーキット置換え部により、上記MOSトランジスタの閾値及び種類に応じたサブサーキットに置き換えられたMOSトランジスタの数をカウントする置換えトランジスタ数カウント部を備えるものである。

これにより、貫通電流検出対象回路のネットリスト内の、置き換えられたMO Sトランジスタをカウントすることができ、該ネットリスト変換処理によって抵 抗素子が挿入されるネットの数を得ることができる。

5

また、本発明のネットリスト変換装置は、静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、上記検出対象ネットリストから、MOSトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネット

データベースに保持する第1ネット抽出部と、上記検出対象ネットリストから、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースに保持する第2ネット抽出部と、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第1ネット抽出部及び第2ネット抽出部において抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記MOSトランジスタ、あるいは上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入部と、を備えるものである。

10 これにより、静止状態時の貫通電流検出対象回路が、アナログCMOS回路であっても、CMOS論理回路であっても、静止状態で貫通電流が流れる可能性のある箇所を確実に検出することが可能となる。また、該貫通電流が流れる可能性のあるMOSトランジスタのゲート端子を、電源一基準電圧間の電圧に固定することができる。さらに、ネットリストに、サブサーキットが含まれていても、該サブサーキット内の貫通電流が検出される可能性のある箇所を確実に検出することが可能となる。

さらに、本発明のネットリスト変換装置は、上記第1ネット抽出部、及び第2ネット抽出部により抽出され、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除部を備え、上記抵抗挿入部は、上記重複ネット削除部により重複しているネットが削除された抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第1ネット抽出部及び第2ネット抽出部において抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抵抗素子を挿入するものである。

20

25 これにより、貫通電流検出対象回路のネットリストにおいて、抵抗素子を挿入する箇所の重複を防ぐことができ、上記貫通電流検出対象回路に挿入する抵抗素子をさらに削減することができる。

さらに、本発明のネットリスト変換装置は、上記閾値の異なるMOSトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該抽出ネットデータベ

スト変換するネットリスト変換部と、上記ネットリスト変換部で得られる変換後ネットリストに対して直流解析を施し、得られた直流解析結果を元に、該検出対象ネットリスト内のMOSトランジスタの貫通電流 | Ids | に関するヒストグラムを作成するヒストグラム作成部と、を備えるものである。

5 これにより、静止状態時の貫通電流検出対象回路内の、貫通電流が発生する可 能性のある箇所を視覚的に検出することができる。

また、本発明のプログラムは、コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、上記ネットリスト変換プログラムは、上記検10 出対象ネットリストを指定するネットリスト指定ステップと、上記検出対象ネットリストから、MOSトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネットデータベースに保持するネット抽出ステップと、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記抽出されたMOSトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出されたMOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含むものである。

20 これにより、静止状態時の貫通電流検出対象回路が、アナログCMOS回路であっても、CMOS論理回路であっても、コンピュータにより、静止状態で貫通電流が流れる可能性のある箇所を確実に検出して、該貫通電流が流れる可能性のあるMOSトランジスタのゲート端子を、電源-基準電圧間の電圧に固定することができる。

25 また、本発明のプログラムは、コンピュータに、静止状態時の貫通電流の検出 対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、上記ネットリスト変換プログラムは、上記検 出対象ネットリストを指定するネットリスト指定ステップと、上記検出対象ネットリスト内のMOSトランジスタを、該MOSトランジスタの閾値及び種類に応 18/1

じたサブサーキットに置き換えるサブサーキット置換えステップと、上記検出

対象ネットリストに、上記置き換えたサブサーキットのサブサーキット情報を追加するサブサーキット追加ステップと、を含むものであり、上記サブサーキット情報は、上記サブサーキットに置き換えられたMOSトランジスタの閾値及び種類に応じたMOSトランジスタと、該MOSトランジスタのゲート端子と該MOSトランジスタの閾値に応じた電源との間、及び該MOSトランジスタのゲート端子と基準電圧との間のそれぞれに挿入される、該MOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含むものである。

5

20

25

これにより、静止状態時の貫通電流検出対象回路が、アナログCMOS回路であっても、CMOS論理回路であっても、コンピュータにより、静止状態で貫通電流が流れる可能性のある箇所を確実に検出して、該貫通電流が流れる可能性のあるMOSトランジスタのゲート端子を、電源-基準電圧間の電圧に固定することができる。さらに、上記プログラムにより変換された変換後のネットリストは、変換前のネットリストが維持されたまま、該ネットリスト内に抵抗素子が追加されていくので、変換後のネットリストから、上記検出対象回路の回路構成がわかりやすいという効果もある。

また、本発明のプログラムは、コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、上記ネットリスト変換プログラムは、上記検出対象ネットリストを指定するネットリスト指定ステップと、上記検出対象ネットリストから、MOSトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネットデータベースに保持する第1ネット抽出ステップと、上記検出対象ネットリストから、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースに保持する第2ネット抽出ステップと、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第1ネット抽出ステップ及び第2ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記MOSトランジスタ、あるいは上記サブサーキット以外の回路の動作に

19/1

支障をきたさない高い抵抗値をもつ抵抗素子を挿入する抵抗挿入ステップと、を 含むものである。

これにより、静止状態時の貫通電流検出対象回路が、アナログCMOS回路であっても、CMOS論理回路であっても、コンピュータにより、静止状態で貫通電流が流れる可能性のある箇所を確実に検出して、該貫通電流が流れる可能性のあるMOSトランジスタのゲート端子を、電源-基準電圧間の電圧に固定

請求の範囲

- 1. (補正後) 静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定ステップと、
- 上記検出対象ネットリストから、MOSトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネットデータベースに保持するネット抽出ステップと、

上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記抽出されたMOSトランジスタのゲー

10 ト端子に接続されているネットと該MOSトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出されたMOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含む、

ことを特徴とするネットリスト変換方法。

20

15 2. 請求の範囲第1項に記載のネットリスト変換方法において、

上記ネット抽出ステップは、上記検出対象ネットリスト内のMOSトランジスタを検出するMOSトランジスタ検出ステップと、

上記検出したMOSトランジスタのゲート端子に接続されているネットを検出し、該検出されたネットを上記抽出ネットデータベースに保持するネット検出ステップと、

上記検出対象ネットリスト内の抵抗素子を検出し、該検出された抵抗素子の抵抗素子名を抵抗素子名データベースに保持する抵抗素子検出ステップと、を含む、 ことを特徴とするネットリスト変換方法。

- 3. 請求の範囲第2項に記載のネットリスト変換方法において、
- 25 上記MOSトランジスタ検出ステップは、上記検出対象ネットリスト内に含まれる各行の先頭文字が"M"であるか否かを検出し、該行の先頭文字が"M"であれば、該行はMOSトランジスタに関し記載するものであると判定する、

ことを特徴とするネットリスト変換方法。

4. 請求の範囲第2項に記載のネットリスト変換方法において、

68/1

上記ネット検出ステップは、上記MOSトランジスタ検出ステップにより上記

MOSトランジスタに関する記載であると判定された行から、該MOSトランジスタのゲート端子に接続されているネットを検出し、

上記行の第6文字列のMOSトランジスタのモデル名より、上記MOSトランジスタの閾値を判定し、

5 上記MOSトランジスタの閾値毎に設けた抽出ネットデータベースの、対応する閾値のデータベースに、上記MOSトランジスタのゲート端子に接続されているネットを保持する、

ことを特徴とするネットリスト変換方法。

- 5. 請求の範囲第2項に記載のネットリスト変換方法において、
- 10 上記抵抗素子検出ステップは、上記検出対象ネットリスト内に含まれる各行の 先頭文字が "R" であるか否かを検出し、該行の先頭文字が "R" であれば、該 行は抵抗素子に関し記載するものであると判定し、

上記抵抗素子に関し記載するものであると判定された行の第1文字列を、上記 抵抗素子の抵抗素子名として抽出し、

15 該抽出した上記抵抗素子の抵抗素子名を、上記抵抗素子名データベースに保持する、

ことを特徴とするネットリスト変換方法。

6. 請求の範囲第1項に記載のネットリスト変換方法において、

上記抵抗挿入ステップは、上記抵抗素子名データベースを検索して、唯一の抵 20 抗素子名であるものとなる新たな抵抗素子名を作成し、

上記作成された新たな抵抗素子名の抵抗素子を、上記閾値の異なるMOSトランジスタ毎に設けた各抽出ネットデータベースに保持されているネットと該MOSトランジスタの閾値毎に決められた電源との間、及び該保持されているネットと基準電位との間を結ぶように、ネットリストに追加し、

25 該追加した上記抵抗素子の上記抵抗素子名を、上記抵抗素子名データベースに 追加する、

ことを特徴とするネットリスト変換方法。

7. (補正後) 請求の範囲第1項に記載のネットリスト変換方法において、 上記ネット抽出ステップにより抽出され、上記閾値の異なるMOSトランジス 夕毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除ステップを含み、

上記抵抗挿入ステップは、上記重複ネット削除ステップにより重複しているネットが削除された上記抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記MOSトランジスタのゲート端子に接続されているネットと該MOSトランジスタの閾値毎に決められた電源との間、及び上記ネットと基準電位との間のそれぞれに、上記抵抗素子を挿入するものである、

ことを特徴とするネットリスト変換方法。

10 8. 請求の範囲第7項に記載のネットリスト変換方法において、

上記重複ネット削除ステップは、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを読み込み、

該読み込んだ抽出ネットデータベース内に格納されているネットを辞書順に並 び替え、

15 該並び替えた抽出ネットデータベース内を先頭より検索し、検索対象のネット と等しいネットを削除する、

ことを特徴とするネットリスト変換方法。

9. 請求の範囲第1項に記載のネットリスト変換方法において、

上記閾値の異なるMOSトランジスタ毎に設けた上記抽出ネットデータベース 20 を読み込み、該抽出ネットデータベース毎に、上記抽出ネットデータベース内に 含まれるネット数をカウントするネット数カウントステップを含む、

ことを特徴とするネットリスト変換方法。

- 10. (補正後) 静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定ステップと、
- 25 上記検出対象ネットリスト内のMOSトランジスタを、該MOSトランジスタ の閾値及び種類に応じたサブサーキットに置き換えるサブサーキット置換えステップと、

上記検出対象ネットリストに、上記置き換えたサブサーキットのサブサーキット情報を追加するサブサーキット追加ステップと、を含み、

70/1

上記サブサーキット情報は、上記サブサーキットに置き換えられたMOSトランジスタの閾値及び種類に応じたMOSトランジスタと、該MOSトランジスタのゲート端子と該MOSトランジスタの閾値に応じた電源との間、及び該MOSトランジスタのゲート端子と基準電圧との間にそれぞれ挿入される、該MOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含むものである、

ことを特徴とするネットリスト変換方法。

11. 請求の範囲第10項に記載のネットリスト変換方法において、

上記サブサーキット置換えステップにより、上記MOSトランジスタの閾値及 び種類に応じたサブサーキットに置き換えられたMOSトランジスタの数をカウ ントする置換えトランジスタ数カウントステップを含む、

ことを特徴とするネットリスト変換方法。

12. 請求の範囲第10項に記載のネットリスト変換方法において、

上記サブサーキット置換えステップは、上記検出対象ネットリスト内のMOSトランジスタを検出し、

10 該検出したMOSトランジスタに関して記載されている行の第6文字列のMOSトランジスタのモデル名より、該MOSトランジスタの閾値及び種類を判定し、 上記検出したMOSトランジスタの記載を、該MOSトランジスタの閾値及び 種類に応じたサブサーキットに置換え、

該置き換えたサブサーキットの行の第1文字列の先頭に"X"を追加すると共に、該行に、上記サブサーキットに置き換える前の上記MOSトランジスタの記載の第2、第3、第4、第5文字列の、"ドレイン端子"、"ゲート端子"、"ソース端子"、"バルク端子"からなる接続情報、及び"W:チャネル幅"、"L:チャネル長"、"M:マルチプライヤ"からなるパラメータ情報を記載する、

ことを特徴とするネットリスト変換方法。

20 13. (削除)

5

14. (補正後) 静止状態時の貫通電流の検出対象となるネットリストを指定するネッ

トリスト指定ステップと、

上記検出対象ネットリストから、MOSトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネットデータベースに保持する第1ネット抽出ステップと、

5 上記検出対象ネットリストから、サブサーキットの入力端子に接続されている ネットを抽出し、該抽出したネットを、上記閾値の異なるMOSトランジスタ毎 に設けた抽出ネットデータベースに保持する第2ネット抽出ステップと、

上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第1ネット抽出ステップ及び第2ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記MOSトランジスタ、あるいは上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含む、

ことを特徴とするネットリスト変換方法。

15 15. 請求の範囲第14項に記載のネットリスト変換方法において、

上記第2ネット抽出ステップは、上記検出対象ネットリスト内に含まれる各行の先頭文字が"X"であるか否かを検出し、該行の先頭文字が"X"であれば、該行はサブサーキットに関し記載するものであると判定する、

ことを特徴とするネットリスト変換方法。

- 20 16.(補正後) 請求の範囲第14項に記載のネットリスト変換方法において、 上記第1ネット抽出ステップ、及び第2ネット抽出ステップにより抽出され、 上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースに保持 されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削 除する重複ネット削除ステップを含み、
- 25 上記抵抗挿入ステップは、上記重複ネット削除ステップにより重複しているネットが削除された抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第1ネット抽出ステップ及び第2ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抵抗素子を挿入するものである、

72/1

ことを特徴とするネットリスト変換方法。

17. 請求の範囲第16項に記載のネットリスト変換方法において、

上記閾値の異なるMOSトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該各抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネットの数をカウントするネット数カウントステップを含む、

- 5 ことを特徴とするネットリスト変換方法。
 - 18. (補正後) 請求の範囲第14項に記載のネットリスト変換方法において、 上記第2ネット抽出ステップにより抽出されたサブサーキットと、特定のサブ サーキットが登録されているサブサーキットデータベースとを比較する比較ステップを含み、
- 10 上記抵抗挿入ステップは、上記閾値の異なるMOSトランジスタ毎に設けた抽 出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第1ネット 抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネット と基準電位との間のそれぞれに、上記MOSトランジスタ以外の回路の動作に支 障をきたさない高い抵抗値の抵抗素子を挿入すると共に、
- 15 上記検出対象ネットリスト内の、上記第2ネット抽出ステップにより抽出されたサブサーキットのうち、上記比較ステップにおいて上記サブサーキットデータベースに登録されていると判定されたサブサーキットに含まれるネット以外のネットと電源との間、及び該ネットと基準電圧との間のそれぞれに、上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する、
- 20 ことを特徴とするネットリスト変換方法。

25

19. (補正後) 静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、

上記検出対象ネットリストから、MOSトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネットデータペースに保持するネット抽出部と、

上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記抽出されたMOSトランジスタのゲート端子に接続されているネットと該MOSトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出さ

れたMOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗 素子を挿入する抵抗挿入部と、を備える、

ことを特徴とするネットリスト変換装置。

20. (補正後) 請求の範囲第19項に記載のネットリスト変換装置において、

上記ネット抽出部により抽出され、上記閾値の異なるMOSトランジスタ毎に 設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデー タベース内で重複しているネットを削除する重複ネット削除部を備え、

- 上記抵抗挿入部は、上記重複ネット削除部により重複しているネットが削除された抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記MOSトランジスタのゲート端子に接続されているネットと該MOSトランジスタの関値毎に決められた電源との間、及び上記ネットと基準電位との間のそれぞれに、上記抵抗素子を挿入する、
- 10 ことを特徴とするネットリスト変換装置。
 - 21. 請求の範囲第19項に記載のネットリスト変換装置において、

上記閾値の異なるMOSトランジスタ毎に設けた上記抽出ネットデータベースを読み込み、該抽出ネットデータベース毎に、上記抽出ネットデータベース内に含まれるネットの数をカウントするネット数カウント部を備える、

- 15 ことを特徴とするネットリスト変換装置。
 - 22. (補正後) 静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、

上記検出対象ネットリスト内のMOSトランジスタを、該MOSトランジスタ の閾値及び種類に応じたサブサーキットに置き換えるサブサーキット置換え部と、

20 上記検出対象ネットリストに、上記置き換えたサブサーキットのサブサーキット情報を追加するサブサーキット追加部と、を備え、

上記サブサーキット情報は、上記サブサーキットに置き換えられたMOSトランジスタの閾値及び種類に応じたMOSトランジスタと、該MOSトランジスタのゲート端子と該MOSトランジスタの閾値に応じた電源との間、及び該MOSトランジスタのゲート端子と基準電圧との間のそれぞれに挿入される、該MOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含むものである、

ことを特徴とするネットリスト変換装置。

25

23. 請求の範囲第22項に記載のネットリスト変換装置において、

日本国特許庁 18.3.2005

74/1

上記サブサーキット置換え部により、上記MOSトランジスタの閾値及び種類に応じたサブサーキットに置き換えられたMOSトランジスタの数をカウントする置換えトランジスタ数カウント部を備える、

ことを特徴とするネットリスト変換装置。

24. (補正後) 静止状態時の貫通電流の検出対象となるネットリストを指定するネットリスト指定部と、

上記検出対象ネットリストから、MOSトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネットデータベースに保持する第1ネット抽出部と、

上記検出対象ネットリストから、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースに保持する第2ネット抽出部と、

上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元 10 に、上記検出対象ネットリスト内の、上記第1ネット抽出部及び第2ネット抽出 部において抽出されたネットと電源との間、及び該抽出されたネットと基準電位 との間のそれぞれに、上記MOSトランジスタ、あるいは上記サブサーキット以 外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入部 と、を備える、

15 ことを特徴とするネットリスト変換装置。

5

20

25. (補正後) 請求の範囲第24項に記載のネットリスト変換装置において、

上記第1ネット抽出部、及び第2ネット抽出部により抽出され、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースに保持されたネットのうち、該各抽出ネットデータベース内で重複しているネットを削除する重複ネット削除部を備え、

上記抵抗挿入部は、上記重複ネット削除部により重複しているネットが削除された抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記第1ネット抽出部及び第2ネット抽出部において抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抵抗素子を挿入する、

25 ことを特徴とするネットリスト変換装置。

26. 請求の範囲第24項に記載のネットリスト変換装置において、

上記閾値の異なるMOSトランジスタ毎に設けた上記抽出ネットデータベース を読み込み、該抽出ネットデータベース毎に、上記抽出ネットデータベース内に 含まれるネットの数をカウントするネット数カウント部を備える、 し、直流解析結果を得る直流解析部と、

上記直流解析部で得られた直流解析結果を元に、上記検出対象ネットリスト内の、貫通電流が発生する可能性のあるMOSトランジスタを検索するトランジスタ検索部と、

5 上記検出対象ネットリストの全貫通電流を算出する全貫通電流算出部と、を備える、

ことを特徴とする静止状態貫通電流検出装置。

34. 静止状態時の貫通電流の検出対象となるネットリストを、請求の範囲第 19項、請求の範囲第22項、または請求の範囲第24項のいずれかに記載のネットリスト変換装置によりネットリスト変換するネットリスト変換部と、

上記ネットリスト変換部で得られる変換後ネットリストに対して直流解析を施し、得られた直流解析結果を元に、該検出対象ネットリスト内のMOSトランジスタの貫通電流 | Ids | に関するヒストグラムを作成するヒストグラム作成部と、を備える、

15 ことを特徴とする静止状態貫通電流検出装置。

10

35. (補正後) コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、

上記ネットリスト変換プログラムは、

20 上記検出対象ネットリストを指定するネットリスト指定ステップと、

上記検出対象ネットリストから、MOSトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネットデータベースに保持するネット抽出ステップと、

上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元に、上記検出対象ネットリスト内の、上記抽出されたMOSトランジスタのゲート端子に接続されているネットと該MOSトランジスタの閾値毎に決められた電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記抽出されたMOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子を挿入する抵抗挿入ステップと、を含む、

日本国特許庁 18.3.2005

78/1

ことを特徴とするプログラム。

3 6. (補正後) コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、

上記ネットリスト変換プログラムは、

5 上記検出対象ネットリストを指定するネットリスト指定ステップと、

上記検出対象ネットリスト内のMOSトランジスタを、該MOSトランジスタ の閾値及び種類に応じたサブサーキットに置き換えるサブサーキット置換えステップと、

上記検出対象ネットリストに、上記置き換えたサブサーキットのサブサーキッ 10 ト情報を追加するサブサーキット追加ステップと、を含むものであり、

上記サブサーキット情報は、上記サブサーキットに置き換えられたMOSトランジスタの閾値及び種類に応じたMOSトランジスタと、該MOSトランジスタのゲート端子と該MOSトランジスタの閾値に応じた電源との間、及び該MOSトランジスタのゲート端子と基準電圧との間のそれぞれに挿入される、該MOSトランジスタ以外の回路の動作に支障をきたさない高い抵抗値の抵抗素子と、を含む、

ことを特徴とするプログラム。

15

20

25

37. (補正後) コンピュータに、静止状態時の貫通電流の検出対象となるネットリストに対してネットリスト変換処理を実行させるためのネットリスト変換プログラムであって、

上記ネットリスト変換プログラムは、

上記検出対象ネットリストを指定するネットリスト指定ステップと、

上記検出対象ネットリストから、MOSトランジスタのゲート端子に接続されているネットを抽出し、該抽出したネットを、閾値の異なる上記MOSトランジスタ毎に設けた抽出ネットデータベースに保持する第1ネット抽出ステップと、

上記検出対象ネットリストから、サブサーキットの入力端子に接続されているネットを抽出し、該抽出したネットを、上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータペースに保持する第2ネット抽出ステップと、

上記閾値の異なるMOSトランジスタ毎に設けた抽出ネットデータベースを元

に、上記検出対象ネットリスト内の、上記第1ネット抽出ステップ及び第2ネット抽出ステップにおいて抽出されたネットと電源との間、及び該抽出されたネットと基準電位との間のそれぞれに、上記MOSトランジスタ、あるいは上記サブサーキット以外の回路の動作に支障をきたさない高い抵抗値をもつ抵抗素子を挿入する抵抗挿入ステップと、を含む、

ことを特徴とするプログラム。

38. コンピュータに、静止状態時の貫通電流の検出対象となるネットリス